

ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ ΜΕ ΧΡΗΣΗ ΥΠΟΛΟΓΙΣΤΩΝ (E - CAD)

Έβδομη Εργαστηριακή Άσκηση

Ονοματεπώνυμο: Γιώργος Ντάκος

Αριθμός Μητρώου: 1059569

Σκοπός Άσκησης

Σκοπός της εργαστηριακής άσκησης είναι η υλοποίηση ενός ακολουθιακού κυκλώματος σε FPGA (Basys3 / Artix-7), το οποίο λειτουργεί ως ρολόι/χρονόμετρο. Το κύκλωμα: (α) παράγει παλμούς επιτροπής 1Hz και 10Hz από το βασικό ρολόι των 100MHz, (β) μετρά δευτερόλεπτα (00--59) και δέκατα (0--9), (γ) απεικονίζει τις δεκάδες/μονάδες δευτερολέπτων σε δύο ψηφία 7-seg με multiplexing, (δ) υποστηρίζει λειτουργία *stopwatch* (πάγωμα ένδειξης, όχι του εσωτερικού μετρητή), και (ε) οδηγεί τα LEDs σε μορφή ``thermometer bar" για την ένδειξη των δεκάτων.

Πλακέτα Basys3 και I/O

Η πλακέτα Basys3 διαθέτει ρολόι **100MHz** (CLK100MHZ), διακόπτες (switches), LEDs και 4 ψηφία 7-seg (common anode). Για την άσκηση χρησιμοποιήθηκαν:

- **clk**: 100MHz ρολόι της πλακέτας
- **rst**: reset (ενεργό σε λογικό 1)
- **stp**: stop/pause για το *stopwatch*
- **seg/an**: έξοδοι 7-seg (multiplexing 2 ψηφίων)
- **leds**: γραμμική ένδειξη δεκάτων (thermometer)

Αρχιτεκτονική Σχεδιασμού

Ο σχεδιασμός υλοποιήθηκε ιεραρχικά σε επιμέρους modules με στόχο καθαρή δομή, επαναχρησιμοποίηση, και εύκολο timing closure. Το top module είναι το `led_clock`.

Μετατροπή BCD σε 7-seg (`bin_2_7`)

Το module `bin_2_7` δέχεται 4-bit είσοδο (`x`) και επιστρέφει το pattern των 7 segments (`s`), σε **active-low** μορφή όπως απαιτείται στη Basys3. Υποστηρίζονται οι τιμές 0--9, ενώ αλλιώς τα segments σβήνουν.

Διαιρέτες συχνότητας με cascade counters (`cnt25`, `cnt125`, `cnt7b`, `cnt8b`)

Η παραγωγή 1Hz/10Hz δεν γίνεται δημιουργώντας νέο clock domain με παραγόμενο ρολόι, αλλά με **enable pulses** (clock enable). Όλα τα flip-flops χρονίζονται από το **ίδιο** global clock (100MHz), και οι μετρητές αυξάνουν μόνο όταν το enable είναι ενεργό.

Αυτό είναι κρίσιμο γιατί:

- αποφεύγονται προβλήματα skew/jitter που εμφανίζονται όταν ``φτιάχνουμε" νέο ρολόι με λογική,
- το timing analysis παραμένει σε **ένα** clock domain,
- χρησιμοποιείται σωστά ο global clock buffer (BUFG) του FPGA.

OneHertz: Για 1Hz enable pulse, χρησιμοποιείται αλυσίδα:

$$25 \cdot 25 \cdot 25 \cdot 25 \cdot 256 = 100,000,000$$

δηλαδή 100M κύκλοι των 100MHz $\Rightarrow$ 1Hz παλμός `en_nxt`.

TenHertz: Για 10Hz enable pulse, χρησιμοποιείται:

$$25 \cdot 25 \cdot 125 \cdot 128 = 10,000,000$$

δηλαδή 10M κύκλοι $\Rightarrow$ 10Hz παλμός.

Μετρητής δευτερολέπτων (`Timer_Clock`)

Το `Timer_Clock` αποτελείται από:

- `cnt_Single_Seconds`: μονάδες δευτερολέπτων 0--9, με σήμα `nxt` όταν φτάσει 9,

- `cnt_Tenth_Seconds`: δεκάδες δευτερολέπτων 0--5, ενεργοποιείται μόνο όταν `enable` και `nxt` είναι 1.

Έτσι παράγεται μέτρηση 00--59 σε BCD μορφή (`ts`, `ss`) με `enable` 1Hz.

Μετρητής δεκάτων και LED thermometer

Ο μετρητής δεκάτων υλοποιείται επίσης με `cnt_Single_Seconds` (0--9) με `enable` 10Hz. Η έξοδος οδηγεί:

- το `ledThermometer`, που ανάβει LEDs από 0 έως `tenths` (γραμμική ένδειξη),
- και αποθηκεύεται/προωθείται στη λογική *stopwatch*.

Stopwatch λειτουργία (πάγωμα ένδειξης)

Το module `stopwatch` δεν σταματά τους εσωτερικούς μετρητές. Αντίθετα, όταν `stp=1`:

- ``παγώνει'' τις εξόδους προβολής (`output_ts`, `output_ss`, `output_tenths`)
- ενώ οι πραγματικές τιμές (`true_ts`, `true_ss`, `true_tenths`) συνεχίζουν να ενημερώνονται στο background.

Με `stp=0` οι εξόδοι ακολουθούν ξανά τις πραγματικές τιμές.

Multiplexing 7-seg (`seg_mux`)

Για απεικόνιση δύο ψηφίων σε κοινά segments, εφαρμόζεται multiplexing. Ο `seg_mux` χρησιμοποιεί μετρητή για toggle επιλογής (`sel`) και ενεργοποιεί εναλλάξ:

- δεξί ψηφίο (μονάδες): `an="1110"`
- αριστερό ψηφίο (δεκάδες): `an="1101"`

Με κατάλληλο ρυθμό εναλλαγής προκύπτει σταθερή οπτικά ένδειξη χωρίς τρεμόπαιγμα.

Περιορισμοί Υλοποίησης (XDC Constraints)

Για τη σύνδεση του σχεδιασμού με τα φυσικά pins της πλακέτας Basys3 χρησιμοποιήθηκε αρχείο περιορισμών `.xdc`. Ο βασικός χρονισμός δηλώθηκε με ρολόι 100MHz (περίοδος 10ns), ενώ έγιναν αντιστοιχίσεις (pin mapping) για: (i) το reset και το stop switch, (ii) τα πρώτα 10 LEDs της πλακέτας, (iii) τις γραμμές `seg[6:0]`, `an[3:0]` και `dp` του 7-seg.

Listing 1: Basys3 XDC constraints για clock, switches, LEDs και 7-seg

```
## Clock signal
set_property -dict { PACKAGE_PIN W5 IOSTANDARD LVCMOS33 } [get_ports clk]
create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports
    clk]

## SWITCHES SW0-SW1
set_property -dict { PACKAGE_PIN V17 IOSTANDARD LVCMOS33 } [get_ports rst]
set_property -dict { PACKAGE_PIN V16 IOSTANDARD LVCMOS33 } [get_ports stp]

## First 10 LEDs
set_property -dict { PACKAGE_PIN U16 IOSTANDARD LVCMOS33 } [get_ports {leds
    [0]}]
set_property -dict { PACKAGE_PIN E19 IOSTANDARD LVCMOS33 } [get_ports {leds
    [1]}]
set_property -dict { PACKAGE_PIN U19 IOSTANDARD LVCMOS33 } [get_ports {leds
    [2]}]
set_property -dict { PACKAGE_PIN V19 IOSTANDARD LVCMOS33 } [get_ports {leds
    [3]}]
set_property -dict { PACKAGE_PIN W18 IOSTANDARD LVCMOS33 } [get_ports {leds
    [4]}]
set_property -dict { PACKAGE_PIN U15 IOSTANDARD LVCMOS33 } [get_ports {leds
    [5]}]
set_property -dict { PACKAGE_PIN U14 IOSTANDARD LVCMOS33 } [get_ports {leds
    [6]}]
set_property -dict { PACKAGE_PIN V14 IOSTANDARD LVCMOS33 } [get_ports {leds
    [7]}]
set_property -dict { PACKAGE_PIN V13 IOSTANDARD LVCMOS33 } [get_ports {leds
    [8]}]
set_property -dict { PACKAGE_PIN V3 IOSTANDARD LVCMOS33 } [get_ports {leds[9]}]

## 7 SEGMENT DISPLAY
set_property -dict { PACKAGE_PIN W7 IOSTANDARD LVCMOS33 } [get_ports {seg[0]}]
set_property -dict { PACKAGE_PIN W6 IOSTANDARD LVCMOS33 } [get_ports {seg[1]}]
set_property -dict { PACKAGE_PIN U8 IOSTANDARD LVCMOS33 } [get_ports {seg[2]}]
set_property -dict { PACKAGE_PIN V8 IOSTANDARD LVCMOS33 } [get_ports {seg[3]}]
set_property -dict { PACKAGE_PIN U5 IOSTANDARD LVCMOS33 } [get_ports {seg[4]}]
set_property -dict { PACKAGE_PIN V5 IOSTANDARD LVCMOS33 } [get_ports {seg[5]}]
set_property -dict { PACKAGE_PIN U7 IOSTANDARD LVCMOS33 } [get_ports {seg[6]}]
```

```
set_property -dict { PACKAGE_PIN V7 IOSTANDARD LVCMOS33 } [get_ports dp]

set_property -dict { PACKAGE_PIN U2 IOSTANDARD LVCMOS33 } [get_ports {an[0]}]
set_property -dict { PACKAGE_PIN U4 IOSTANDARD LVCMOS33 } [get_ports {an[1]}]
set_property -dict { PACKAGE_PIN V4 IOSTANDARD LVCMOS33 } [get_ports {an[2]}]
set_property -dict { PACKAGE_PIN W4 IOSTANDARD LVCMOS33 } [get_ports {an[3]}]
```

Η εντολή `create_clock` ορίζει constraint 100MHz, ώστε το Vivado να υπολογίσει σωστά το timing (WNS/TNS) ως προς την περίοδο των 10ns. Όλες οι υπόλοιπες αντιστοιχίσεις εξασφαλίζουν ότι οι λογικές έξοδοι του σχεδιασμού οδηγούν τα σωστά περιφερειακά της πλακέτας (LEDs και 7-seg).

Υλοποίηση και Αποτελέσματα Synthesis

Μετά τη σύνθεση/υλοποίηση στο Vivado, μελετήθηκαν οι πόροι και το timing.

Αξιοποίηση Πόρων (Utilization)

Στο Σχήμα 1 φαίνεται η αξιοποίηση πόρων του top module (`led_clock`) και των υπομονάδων του.

Name	Slice LUTs (20800)	Slice Registers (41600)	Slice (8150)	LUT as Logic (20800)	Bonded IOB (106)	BUFGCTRL (32)
▼ N led_clock	75	91	30	75	25	1
>  i_div1 (OneHertz)	24	28	8	24	0	0
>  i_div10 (TenHertz)	22	24	6	22	0	0
 i_ledthermometer (ledThermometer)	3	0	1	3	0	0
 i_mux_seg (seg_mux)	6	16	7	6	0	0
>  i_secs (Timer_Clock)	5	7	2	5	0	0
 i_stopwatch (stopwatch)	14	12	10	14	0	0
 i_tens (cnt_Single_Seconds)	2	4	1	2	0	0

Σχήμα 1: Utilization (LUTs/Registers/Slices/IOBs/BUFG) του σχεδιασμού

Ενδεικτικά, ο συνολικός σχεδιασμός χρησιμοποιεί πολύ μικρό ποσοστό των διαθέσιμων πόρων της Basys3 (π.χ. δεκάδες LUTs/FFs), γεγονός που δείχνει ότι η υλοποίηση είναι ιδιαίτερα ``ελαφριά`` για το FPGA.

Timing Analysis και μέγιστη συχνότητα

Στο Σχήμα 2 παρουσιάζεται το timing summary. Για constraint 100MHz (περίοδος 10ns), παρατηρείται **WNS = 5.780ns** και **0 failing endpoints**, άρα οι χρονικοί περιορισμοί ικανοποιούνται.

Design Timing Summary

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 5.780 ns	Worst Hold Slack (WHS): 0.143 ns	Worst Pulse Width Slack (WPWS): 4.500 ns
Total Negative Slack (TNS): 0.000 ns	Total Hold Slack (THS): 0.000 ns	Total Pulse Width Negative Slack (TPWS): 0.000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 155	Total Number of Endpoints: 155	Total Number of Endpoints: 92

All user specified timing constraints are met.

Σχήμα 2: Timing Summary (Setup/Hold/Pulse Width) του τελικού design

Από το WNS προκύπτει προσεγγιστικά η μέγιστη συχνότητα λειτουργίας:

$$T_{\min} \approx T_{req} - WNS = 10ns - 5.780ns = 4.220ns$$

$$f_{\max} \approx \frac{1}{T_{\min}} \approx \frac{1}{4.220ns} \approx 237MHz$$

Συνεπώς ο σχεδιασμός λειτουργεί με άνεση στα 100MHz της πλακέτας, με σημαντικό timing margin.

Name	Slack	Levels	High Fanout	From	To	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock	Destination Clock	Exo
Path 9	5.824	3	9	i_div10/cnt25_i0/cnt_reg[3]C	i_tens/ss_reg[0]CE	3.904	1.257	2.647	10.0	sys_clk_pin	sys_clk_pin	
Path 10	5.824	3	9	i_div10/cnt25_i0/cnt_reg[3]C	i_tens/ss_reg[1]CE	3.904	1.257	2.647	10.0	sys_clk_pin	sys_clk_pin	
Path 1	5.780	3	8	i_div1/cnt25_i1/cnt_reg[2]C	i_div1/cnt8b_i4/cnt_reg[0]CE	3.941	1.257	2.684	10.0	sys_clk_pin	sys_clk_pin	
Path 2	5.780	3	8	i_div1/cnt25_i1/cnt_reg[2]C	i_div1/cnt8b_i4/cnt_reg[1]CE	3.941	1.257	2.684	10.0	sys_clk_pin	sys_clk_pin	
Path 3	5.780	3	8	i_div1/cnt25_i1/cnt_reg[2]C	i_div1/cnt8b_i4/cnt_reg[2]CE	3.941	1.257	2.684	10.0	sys_clk_pin	sys_clk_pin	
Path 4	5.780	3	8	i_div1/cnt25_i1/cnt_reg[2]C	i_div1/cnt8b_i4/cnt_reg[3]CE	3.941	1.257	2.684	10.0	sys_clk_pin	sys_clk_pin	
Path 5	5.780	3	8	i_div1/cnt25_i1/cnt_reg[2]C	i_div1/cnt8b_i4/cnt_reg[4]CE	3.941	1.257	2.684	10.0	sys_clk_pin	sys_clk_pin	
Path 6	5.780	3	8	i_div1/cnt25_i1/cnt_reg[2]C	i_div1/cnt8b_i4/cnt_reg[5]CE	3.941	1.257	2.684	10.0	sys_clk_pin	sys_clk_pin	
Path 7	5.780	3	8	i_div1/cnt25_i1/cnt_reg[2]C	i_div1/cnt8b_i4/cnt_reg[6]CE	3.941	1.257	2.684	10.0	sys_clk_pin	sys_clk_pin	
Path 8	5.780	3	8	i_div1/cnt25_i1/cnt_reg[2]C	i_div1/cnt8b_i4/cnt_reg[7]CE	3.941	1.257	2.684	10.0	sys_clk_pin	sys_clk_pin	

Σχήμα 3: Χειρότερα μονοπάτια (critical paths) από το timing report

Συμπεράσματα

Υλοποιήθηκε επιτυχώς λειτουργικό ρολόι/χρονόμετρο σε Basys3 (Artix-7) με:

- παραγωγή 1Hz/10Hz μέσω **enable pulses** (όχι νέου clock),
- μέτρηση 00--59 σε BCD μορφή,
- multiplexed απεικόνιση σε δύο 7-seg,
- λειτουργία *stopwatch* (πάγωμα ένδειξης),
- ένδειξη δεκάτων σε LED bar με thermometer κωδικοποίηση.

Τα αποτελέσματα synthesis δείχνουν μικρή χρήση πόρων και timing που υπερκαλύπτει τη συχνότητα λειτουργίας των 100MHz.